// COMPUTERBASE — HARDWARE & GADGET
Intel Wildcat Lake: Multi-Chip-Package und neues UCIe statt teures Foveros
Intel Wildcat Lake ist ein spannender und moderner Low-Cost-Prozessor. Zur Hot Chips 2026 erklärt Intel ein wenig die Details dahinter und geht dabei vor allem auch auf das Package ein. Denn statt teurem Foveros und passiven Base-Dies (Interposer) nutzt man ein vergleichsweise günstiges Multi-Chip-Package und neues UCIe.
Den „Behind the scenes look“ hat sich Intel absichtlich für die Hot Chips aufgehoben – genau dafür stand die Konferenz in den letzten Jahrzehnten bekanntlich des Öfteren. Intels Ansatz war bei Wildcat Lake nicht, einmal mehr ältere Kerne zu einem „neuen“ Einsteigerprodukt zu recyclen, sondern einen alternativen Weg zu gehen. Von Intel 7 ging es in dem Bereich deshalb direkt zu Intel 18A – so einen großen Sprung gab es in Intels Portfolio noch nie. Doch dafür mussten auch Abstriche gemacht werden.
Der erste betraf das teure Packaging. Foveros für die Intel Core Ultra 3 alias Panther Lake ergibt dort Sinn, weil verschiedene CPU-Dies auf verschiedene GPUs treffen können. Im Einstiegsbereich ist das aber nicht der Fall: Hier gibt es eigentlich nur einen Chip. Also blieb nur ein völlig monolithischer Chip oder MCP als sinnvolle Lösung, also ein klassisches organisches Multi-Chip-Package, realisiert über UCIe – dazu später mehr.
Der Core 3 ist so letztlich deutlich abgespeckt gegenüber dem Core Ultra 3, er spart dadurch aber massiv teure Die-Fläche ein. Und auch der I/O-Die wurde noch etwas zusammengestrichen. Selbst der Kamera-Anschluss für die Webcam wurde entfernt – das machen Hersteller über USB ohnehin zuletzt selbst, erklärte Intel dazu. Das Ganze resultiert in einem kleineren Package – und spart auch hier noch einmal Kosten.
UCIe, kurz für Universal Chiplet Interconnect Express, war 2022 zum Entwicklungsstarts von Wildcat Lake noch gar nicht als finaler Standard definiert, Intel half hier aber, am Produkt einige Details zu finalisieren.
UCIe-S ist als Die-to-Die-Standard ohne Stacking-Anteil (2D) zwar deutlich größer als Interposer-Lösungen, der deutlich größere Bump Pitch macht es aber auch einfacher und viel günstiger, diesen direkt als Interface am eigentlichen Chip zu verbauen. Und am Ende ist es trotz der etwas größeren Fläche mit UCIe in einem Zwei-Chip-Design die absolut betrachtet weiterhin günstigste Lösung – noch günstiger als ein rein monolithischer Chip, erklärte Intel dabei.
Diese Erkenntnis ist nicht neu. Es kann sich für Hersteller durchaus rechnen, zwei kleine Chips als Multi-Chip-Package zu kombinieren, statt einen größeren Chip zu bauen. Da der CPU-Tile inklusive GPU in Intel 18A gefertigt wird, gibt es hier auch einen klaren Kosten- und Yield-Faktor – der I/O-Die wiederum kommt nun von TSMC und ist aus dem N6-Prozess vergleichsweise „spottbillig“. Dennoch musste Intel für die Umsetzung mit UCIe einige Dinge anpacken, aber lernte dabei auch, wie es für andere CPUs funktionieren kann.
Dass UCIe-S (Standard) auch für Intel Diamond Rapids zum Einsatz kommt, überraschte in der Nacht, schließlich löst Intel damit die eigene EMIB-Technologie ab. Der Teufel steckt hier wohl im Detail. Vermutlich dürften die beiden I/O-Tiles in der Mitte des Prozessors eine Rolle spielen, die Entfernung zu gewissen Kernen plus Cache ist nämlich ziemlich groß. Bei UCIe-S waren bereits problemlos „Weiten“ von bis zu 25 mm – oder zuletzt von Intel selbst mit 30 mm gezeigt – spezifiziert. Weitere offizielle Details dazu dürfte Intel in den kommenden Monaten bekannt geben.
Das Ziel des Komplettpakets Wildcat Lake war stets, genug Bandbreite in allen Bereichen für einen Nachfolger von Raptor Lake-U, dem anvisierten Zielprozessor, bereitzustellen. Die Herausforderung dabei war, das alles für einen Einstiegschip umzusetzen, also möglichst geringe Kosten zu verursachen. Und so wurde nicht nur abgespeckt, sondern auch Dinge integriert; das Gesamtbild der Plattformkosten muss man im Blick haben, erklärte Intel.
Alle erzielten Abstriche lassen am Ende aber auch wenig Spielraum für verschiedene Modelle und somit beim B